Iustitiae の Blog

一、从三极管到MOS管——电压控制取代电流控制

在三极管基础里，我们看到 BJT 是电流控制型器件：要让集电极流过电流，基极必须持续注入一个小电流， $I_C = \beta \cdot I_B$ 。基极一旦停止供流，三极管就关断。这意味着驱动三极管需要"持续付费"。

MOS 管（MOSFET，Metal-Oxide-Semiconductor Field Effect Transistor，金属-氧化物-半导体场效应管）走的是另一条路：它是电压控制型器件。栅极通过一层极薄的二氧化硅绝缘层与导电沟道隔开，直流状态下几乎不取电流，靠栅源之间的电场来控制沟道的通断。一旦沟道打开，撤掉驱动能量它也维持原状（忽略漏电）。

对比维度	BJT（三极管）	MOSFET（场效应管）
控制方式	电流控制（ $I_B$ 控制 $I_C$ ）	电压控制（ $V_{GS}$ 控制 $I_D$ ）
输入阻抗	中等（kΩ 级）	极高（ $10^9 \sim 10^{12}\,\Omega$ ）
驱动开销	需持续提供基极电流	只需给栅极电容充放电
导通压降	$V_{CE(sat)} \approx 0.2\text{V}$	$I_D \cdot R_{DS(on)}$ （可低至毫伏）
开关速度	较慢（存储电荷拖慢关断）	快（受栅极电容限制）
适合场景	低频放大、模拟电路	开关电源、数字电路、大电流开关

💡 一句话区分：三极管吃电流，MOS 管吃电压。这也是为什么开关电源、电机驱动、电源管理几乎清一色用 MOS 管——栅极不取电流，驱动轻，导通电阻低，损耗小。

MOS 管有三个主电极：G（栅极 Gate）、D（漏极 Drain）、S（源极 Source），外加一个B（衬底 Body / Substrate）。绝大多数分立 MOS 管在内部把衬底和源极短接，对外只露出 G、D、S 三个脚，所以平时按三端器件处理即可。

二、基本结构——绝缘栅与导电沟道

NMOS（N沟道增强型）

以最常见的 N 沟道增强型 MOS 管为例：

取一块 P 型半导体做衬底
在衬底上扩散出两个高掺杂的 N+ 区，分别是源极 S 和漏极 D
在 S 和 D 之间的衬底表面生长一层二氧化硅（SiO₂）绝缘层，绝缘层上方铺金属，就是栅极 G
衬底通常与 S 短接

沟道是怎么来的： 栅极 0V 时，S 和 D 之间隔着 P 型衬底，两个 N+ 区被 P 型隔开，像两个背靠背的 PN 结，D-S 之间不导通。当 G 相对 S 加上正电压 $V_{GS}$ ，栅极下方的电场会把 P 型衬底里的空穴向下排斥，同时把少数载流子（电子）吸引到紧贴绝缘层的表面。 $V_{GS}$ 足够大时，这层电子浓度足够高，P 型表面"反型"成一条 N 型导电沟道，把 S 和 D 连通——管子开通。

🔑 这种"栅极 0V 时无沟道、加正电压才长出沟道"的类型叫增强型（Enhancement），也就是常说的常闭型。市面上的分立 MOS 管 99% 都是增强型。

PMOS（P沟道增强型）

把 NMOS 的所有掺杂类型对调：

N 型衬底，两个 P+ 区做 S 和 D
G 相对 S 加负电压 $V_{GS}$ ，电场把电子排斥、把空穴吸引到表面，形成 P 型沟道
一切与 NMOS 对偶：NMOS 靠正电压吸引电子，PMOS 靠负电压吸引空穴

类型	衬底	源漏区	沟道载流子	导通所需 $V_{GS}$
NMOS 增强型	P 型	N+	电子	正（ $V_{GS} > V_{GS(th)}$ ）
PMOS 增强型	N 型	P+	空穴	负（ $V_{GS} < V_{GS(th)}$ ，阈值为负）

💡 记忆：N 沟道要正压，P 沟道要负压。这与三极管"NPN 用正电压、PNP 用负电压"的规律一致。

体二极管（寄生二极管）★

这是理解 MOS 管应用的关键。S 和 D 两个区与衬底之间天然构成 PN 结。衬底与 S 短接后，D 与 S 之间就横着一个寄生二极管，方向由工艺决定：

类型	体二极管阳极	体二极管阴极	正向导通方向
NMOS	源极 S	漏极 D	S → D
PMOS	漏极 D	源极 S	D → S

⚠️ 这个体二极管不是设计者想要的，但删不掉。它决定了 MOS 管在关断时并非真正断开（反向会被体二极管短路），也决定了防反接、整流、续流电路的接法。后面会反复用到它。

耗尽型（顺带一提）

还有一类耗尽型（Depletion）：栅极 0V 时沟道已经存在（常通），加反向电压才把沟道"耗尽"关断。分立器件里很少见，逻辑电路里偶尔用作有源负载。下文默认指增强型。

三、导通条件——阈值电压不等于完全导通

阈值电压 $V_{GS(th)}$

栅源电压 $V_{GS}$ 达到 阈值电压 $V_{GS(th)}$ 时，沟道"刚刚开始形成"。这个值通常只有 1~3V。

但要注意：阈值电压只是沟道开始出现的临界点，远不是正常导通的状态。 在 $V_{GS(th)}$ 附近，沟道极窄，能过的电流很小，等效电阻非常大。把 MOS 管当开关用，绝不能只把 $V_{GS}$ 推到阈值。

完全导通—— $V_{GS}$ 要远大于 $V_{GS(th)}$

数据手册上标的导通电阻 $R_{DS(on)}$ 都是在指定 $V_{GS}$ 下测得的，典型条件是 $V_{GS} = 10\text{V}$ 或 $V_{GS} = 4.5\text{V}$ 。要让 MOS 管真正"完全导通"， $V_{GS}$ 必须达到手册标注 $R_{DS(on)}$ 所用的条件：

标准 MOS 管：需要 $V_{GS} = 10\text{V}$
逻辑电平 MOS 管（Logic Level）： $V_{GS} = 4.5\text{V}$ 即可完全导通，专为 3.3V/5V 单片机直驱设计

⚠️ 典型坑：用 5V 单片机直接驱动一个标准 MOS 管（需要 10V）。 $V_{GS}=5\text{V}$ 时管子确实导通了，但远未完全导通， $R_{DS(on)}$ 可能是手册标称值的几倍甚至十几倍，流过大电流时严重发热甚至烧毁。要么换逻辑电平 MOS 管，要么加栅极驱动把电压抬到 10V。

导通电阻 $R_{DS(on)}$ 与 $V_{GS}$ 的关系 ★

这是 MOS 管最重要的特性曲线之一。定性地说：

$V_{GS}$ 从 $V_{GS(th)}$ 开始增大，沟道逐渐加厚， $R_{DS(on)}$ 迅速下降
到 $V_{GS} \approx 4 \sim 6\text{V}$ 后，沟道已经充分形成， $R_{DS(on)}$ 下降变缓，进入一个平台
继续增大 $V_{GS}$ ，收益递减，且越来越逼近 $V_{GS}$ 的最大允许值

Rds(on)
  │\
  │ \___
  │      \____________
  │                   ↘ 趋于平台
  └────────────────────────── Vgs
    Vth   4.5V   10V

实用结论：

驱动电压要落在 $R_{DS(on)}$ 曲线的平台区，才有低损耗的导通
平台之后再加压意义不大，反而接近击穿
高速开关时， $V_{GS}$ 越高， $R_{DS(on)}$ 越小，导通损耗越低——但驱动电荷 $Q_g$ 也更大，开关损耗上升，需要折中

$V_{GS}$ 的最大值

多数 MOS 管栅极氧化层很薄， $V_{GS}$ 的绝对最大值通常是 ±20V。超过会击穿氧化层，永久损坏（不像过流还能恢复）。驱动电压高于 20V 时必须用稳压管钳位。

四、DS之间双向导电——MOS管与三极管的一大区别

三极管的 C-E 之间基本是单向的（反向靠集电结反偏阻断，到击穿才通）。MOS 管不一样：只要沟道处于导通状态，D 和 S 之间可以双向流过电流。

原因在于 MOS 管的结构对称性——源极和漏极在物理上都是同型的重掺杂区，沟道对两个方向一视同仁。这和三极管（发射区重掺杂、集电区轻掺杂、基区极薄的不对称结构）根本不同。

但有一个关键限制：体二极管是单向的。把沟道和体二极管合起来看，以 NMOS 为例：

状态	D 端电位高、S 端电位低（正向）	S 端电位高、D 端电位低（反向）
沟道导通	电流 D→S，经沟道，压降 $I \cdot R_{DS(on)}$	电流 S→D，经沟道，压降 $I \cdot R_{DS(on)}$
沟道关断	体二极管反偏，真断开	体二极管正偏，电流仍可 S→D，压降约 0.7V

🔑 所以"DS 双向导电"有一句潜台词：前提是沟道被驱动导通。如果沟道关断，正向确实断开，但反向会被体二极管"短路"掉（电流照样能走体二极管）。关断状态下 MOS 管不是理想开关，反向不阻断。

正因为如此，MOS 管才能胜任这些"双向电流"的活：

同步整流：用低 $R_{DS(on)}$ 的 MOS 管代替二极管整流，把 0.7V 的二极管压降降到毫伏级，效率大幅提升
电池充放电管理：充电和放电共用一条 MOS 管通路，电流方向相反但都顺畅
模拟开关 / 传输门：传递交流小信号，电流方向不停变化
H 桥 / 电机驱动：每个桥臂的体二极管天然承担续流

五、寄生电容与米勒效应——开关速度的天花板

MOS 管栅极绝缘、结构紧凑，必然带三个寄生电容：

电容	名称	存在于	作用
$C_{GS}$	栅源电容	G-S 之间	主要的输入电荷存储
$C_{GD}$	栅漏电容（米勒电容）	G-D 之间	跨在输入输出之间，引发米勒效应
$C_{DS}$	漏源电容	D-S 之间	输出电容的一部分

数据手册通常给出三个等效值：

$C_{iss} = C_{GS} + C_{GD}$ （输入电容）
$C_{oss} = C_{DS} + C_{GD}$ （输出电容）
$C_{rss} = C_{GD}$ （反向传输电容，就是米勒电容）

米勒效应与米勒平台

开通一个 MOS 管，本质是栅极驱动电流不断给这些电容充电，把 $V_{GS}$ 推上去。过程分三段：

$V_{GS}$ 从 0 升到 $V_{GS(th)}$ ：给 $C_{GS}$ 充电，沟道尚未形成， $I_D = 0$
$V_{GS}$ 越过 $V_{GS(th)}$ ，电流上升： $I_D$ 开始增大，但此时漏极电压 $V_{DS}$ 还很高
米勒平台：当 $I_D$ 达到由负载决定的满值， $V_{DS}$ 开始快速下降。 $V_{DS}$ 一路跌，跨接在 G-D 的 $C_{GD}$ 两端电压剧烈变化，驱动电流全部用来给 $C_{GD}$ 反向充电， $V_{GS}$ 反而"卡住"不动——这就是米勒平台
$V_{DS}$ 降到最低后， $V_{GS}$ 才继续升到驱动电压的最终值

⚠️ 米勒效应的后果：开关过程中， $C_{GD}$ 等效到输入端被放大 $(1 + |A_v|)$ 倍（ $A_v$ 是该瞬间漏极对栅极的电压增益）。这拖长了开关时间、增加了开关损耗，也是高频应用必须算清楚的账。

用栅极电荷 $Q_g$ 衡量

把整个开关过程需要注入栅极的总电荷叫 $Q_g$ ：

$Q_g = Q_{GS} + Q_{GD}$

其中 $Q_{GD}$ 就是渡过米勒平台所需的电荷。开关速度取决于驱动器供电能力：要快，就得在短时间内泵入大量电荷，即大电流。

$t_{sw} \approx \frac{Q_g}{I_{drive}}$

驱动功率（驱动器自身消耗，最终变成热）：

$P_{drive} = Q_g \cdot V_{GS} \cdot f_{sw}$

🔧 这就是为什么高频开关电源不用单片机 IO 直接驱动 MOS 管——IO 只能给出几 mA，对几百 nC 的 $Q_g$ 来说开关慢得像牛拉车，开关损耗爆炸。必须上专用栅极驱动芯片（如 IR2104、UCC27524），它们能输出安培级的峰值电流，几纳秒到几十纳秒就完成一次开关动作。

六、MOS开关电路设计方法

1. 栅极电阻 $R_g$

串在栅极回路里，看似不起眼，作用很大：

限制充放电电流：决定开关速度（ $R_g$ 大 → 慢； $R_g$ 小 → 快）
抑制振荡：与栅极走线寄生电感、 $C_{GS}/C_{GD}$ 形成 RLC 网络， $R_g$ 提供阻尼
控制 EMI：开关越快， $\text{d}v/\text{d}t$ 、 $\text{d}i/\text{d}t$ 越大，辐射越强； $R_g$ 大一点能压低 EMI

典型取值 10~100Ω。开关损耗与 EMI 之间要权衡。

2. 栅源下拉（或上拉）电阻

在 G 和 S 之间接一个 10~100kΩ 的电阻：

NMOS 用下拉（G-S 间接电阻到 S）：驱动信号悬空或驱动芯片未上电时，把 $V_{GS}$ 拉到 0，保证关断
PMOS 用上拉（G-S 间接电阻到 S=电源）：悬空时把 $V_{GS}$ 拉到 0，保证关断

⚠️ MOS 栅极是绝缘的，电荷无处泄漏。栅极绝对不能悬空。上电瞬间若栅极悬空，杂散感应电荷可能让 $V_{GS}$ 飘到任意值，MOS 管随机导通，后果难料。这个电阻是保命的。

3. 驱动方式

场景	驱动方式
低边 NMOS、低频、小电流	单片机 IO 直驱（受 IO 驱动能力限制，开关慢）
较高速	图腾柱（两个 BJT 推挽），或专用驱动芯片
高边、大电流、高频	必须用专用驱动芯片（带自举升压，给高边 NMOS 提供 > 源极电压的栅极驱动）

4. 低边开关 vs 高边开关

低边开关：MOS 管串在负载和地之间，断开的是回路的地端。负载在断电时仍连着电源正极。
高边开关：MOS 管串在电源和负载之间，断开的是回路的高端。负载断电后完全脱离电源、保持接地。

七、NMOS做低边开关——最简单也最常用

接法

S 接地，D 接负载（负载另一端接电源正 $V_{CC}$ ）
G 接控制信号，因为 $S = 0$ ，所以 $V_{GS} = V_G$ ，控制最简单：G 给高电平就导通，给 0V 就关断

注意事项

驱动电压要够：确认 $V_G$ 能让 MOS 完全导通（标准管 10V，逻辑管 4.5V），别卡在阈值附近
体二极管方向 S→D：D 是阴极，接负载端（高电位），正常工作时体二极管反偏，不会误导通
断开的是地回路：负载断电后仍连着 $V_{CC}$ ，不再是 0V 参考。对必须接地的负载（如接地的传感器、需要共地的电路）不适合用低边开关，否则断电时它对地浮空
感性负载续流：关断瞬间电感反电动势把 D 端电压拉到负，体二极管（S→D 方向）正偏导通续流。但体二极管反向恢复慢，高频场合要外加快恢复二极管或用同步整流方案

🔌 NMOS 低边开关是驱动继电器、LED、小电机的首选——简单、便宜、好驱动。绝大多数"用单片机控制一个负载"的入门电路都是这个结构。

八、PMOS做高边电源开关——控制电源的通断

接法

S 接电源正 $V_{CC}$ ，D 接负载（负载另一端接地）
G 控制：把 G 拉低（接近地）→ $V_{GS} = V_G - V_S$ 为负，PMOS 导通；把 G 拉高（接近 $V_S$ ）→ $V_{GS} \approx 0$ ，关断
PMOS 导通条件是 $V_{GS}$ 足够负（典型 -4.5V 或 -10V）

栅极驱动与 $V_{GS}$ 限制

12V 电源：G 拉到 0V， $V_{GS} = -12\text{V}$ ，在 ±20V 内，PMOS 正常导通
24V 或更高：G 直接拉地， $V_{GS} = -24\text{V}$ ，超过 ±20V 会击穿栅极！必须用两个电阻分压，或串稳压管钳位，把 $V_{GS}$ 压在安全范围

用 NMOS/NPN 驱动 PMOS（电平转换）

实际电路里，常用一个小 NMOS 或 NPN 三极管来控制 PMOS 的栅极，把控制逻辑和电源隔开：

  VCC ──┬──────────────┬─── 到负载（PMOS 的 D）
        │              │
        S(PMOS)        │
        │              │
        G(PMOS)──Rg────┬── D of 小NMOS
                       │
        控制信号 ──R── G of 小NMOS
                       │
                       S of 小NMOS ── GND

控制信号高 → 小 NMOS 导通 → 把 PMOS 栅极拉到地 → $V_{GS}$ 为负 → PMOS 导通
控制信号低 → 小 NMOS 截止 → PMOS 栅极被上拉到 $V_{CC}$ → $V_{GS}=0$ → PMOS 关断

优点

断开的是高端，负载完全断电且保持接地，安全性好（汽车、电池管理、热插拔电源控制都爱用高边开关）。

九、PMOS防反接电路——靠体二极管启动，靠沟道续命

要解决的问题

电源接反会烧后级。传统的串二极管防反接方案压降 0.3~0.7V，大电流下功耗和发热严重（比如 10A 电流、0.5V 压降就是 5W，二极管烫得不行）。用 PMOS 做防反接，正向时几乎零压降，反向时完全截止。

接法（关键，与普通高边开关相反！）

D 接电源输入端 $V_{in}$
S 接后级负载
G 通过一个电阻接地（GND）
衬底与 S 短接（内部已接好）

⚠️ 注意：这里 D 接电源、S 接负载，和第八节高边开关（S 接电源、D 接负载）正好相反。原因就是要利用 PMOS 体二极管 D→S 的方向来"启动"。这就是 MOS 管 DS 可反向使用的典型例子。

工作原理

正确接线时：

上电瞬间， $V_{in}$ 加到 D。PMOS 还没开通，但体二极管（PMOS 体二极管方向是 D→S）此时正偏（D 端电位高，S 端初始为低），电流路径： $V_{in} \to D \to$ 体二极管 $\to S \to$ 后级
于是 S 端电压被抬到 $V_{in} - 0.7\text{V}$ 左右
此时 G = 0V（接地）， $V_S \approx V_{in} - 0.7\text{V}$ ，则 $V_{GS} = 0 - (V_{in}-0.7) \approx -V_{in}$ ，远超 PMOS 导通阈值
PMOS 沟道开通，把 D 和 S 短接，体二极管被旁路，压降骤降到 $I \cdot R_{DS(on)}$ （毫伏级）
后级得到几乎完整的 $V_{in}$ ，损耗极小

接反时：

电源正负接反， $V_{in}$ 端变成负电压（相对地）
体二极管阳极（D）为负，阴极（S）约为 0V → 反偏，不导通
G = 0V， $V_S \approx 0\text{V}$ ， $V_{GS} \approx 0$ → PMOS 截止
体二极管反偏 + 沟道截止，双重阻断，后级受保护

🔑 同样一个 PMOS，常规高边开关让 S 朝电源、D 朝负载；防反接却反过来让 D 朝电源、S 朝负载。差别全在体二极管的方向要"帮"我们启动——这也是为什么理解体二极管方向这么重要。

设计要点

耐压：选 $V_{DS}$ 耐压大于最大输入电压（含反接瞬态尖峰）的 PMOS
$V_{GS}$ 别超限：防反接时 $V_{GS} \approx -V_{in}$ ，所以 $V_{in}$ 不能超过 $V_{GS}$ 最大绝对值（通常 20V）。高于 20V 的输入要加分压电阻或稳压管
G 的接地电阻取 10~47kΩ
上电瞬态：后级会先经历 $V_{in}-0.7\text{V}$ 再升到满压，对浪涌敏感的电路要在体二极管路径上留意

十、补充：实际设计要点与常见坑

米勒串扰（dv/dt 误开通）

桥臂电路里（如 H 桥、半桥），上管高速开通时，高 $\text{d}v/\text{d}t$ 通过下管的 $C_{GD}$ 耦合到下管栅极，可能瞬间把下管栅极电压拉过阈值，导致下管误开通——上下管同时导通，直通短路，炸管。

对策：低阻抗栅极驱动（让栅极电荷快速被泄放/钳位）、合理死区时间、必要时负压关断、选用 $C_{GD}$ 小的管子。

寄生振荡

栅极走线的寄生电感与 $C_{GS}/C_{GD}$ 构成 LC 谐振回路，开关瞬间容易激起高频振荡，轻则 EMI 超标，重则栅极过压损坏。

对策：栅极走线短而粗、源极回路低感连接、 $R_g$ 提供阻尼、必要时加小电阻或铁氧体磁珠。

$R_{DS(on)}$ 的正温度系数与并联

$R_{DS(on)}$ 随结温升高而增大（约 $0.5\%/°C$ ）。这对 MOS 管并联是好事——流过电流大的那只会更热， $R_{DS(on)}$ 增大，电流自动减小，具有自动均流的倾向（BJT 是负温度系数，越热越抢电流，容易热失控）。所以大电流场合 MOS 管可以直接并联，而 BJT 并联要加发射极均流电阻。

但正温度系数也意味着高温下导通损耗增大，散热设计要留余量。

安全工作区（SOA）与雪崩

MOS 管同时承受高电压和大电流时，受安全工作区曲线限制，超出会因过热或二次击穿损坏。感性负载关断时产生的电压尖峰若超过 $V_{DS}$ 耐压，MOS 管进入雪崩击穿状态（自身吸收能量）。偶尔小幅雪崩能扛住，但反复或大幅雪崩会损坏，必须用 TVS 管、RCD 吸收电路或齐纳钳位把尖峰限制住。

栅极防静电

栅极氧化层极薄，对静电极其敏感。存放和焊接 MOS 管时要注意防静电，未上电的 MOS 管栅极应避免悬空（用导电海绵或短接环保护）。

总结

概念	要点
控制方式	电压控制， $V_{GS}$ 控制沟道通断，栅极直流几乎不取电流
结构	G 经 SiO₂ 绝缘层隔开沟道；NMOS（P 衬底+N+ 源漏，正压开通）、PMOS（N 衬底+P+ 源漏，负压开通）；多数为增强型（常闭）
体二极管	D-S 之间的寄生二极管。NMOS 方向 S→D，PMOS 方向 D→S。决定防反接、整流、续流接法
阈值电压 $V_{GS(th)}$	沟道开始形成的临界点（1~3V），不是正常导通状态
完全导通	$V_{GS}$ 要达到手册 $R_{DS(on)}$ 条件：标准管 10V，逻辑管 4.5V
$R_{DS(on)}$ vs $V_{GS}$	$V_{GS}$ 越大 $R_{DS(on)}$ 越小，到 4~6V 后趋于平台；驱动电压要落在平台区
$V_{GS}$ 上限	通常 ±20V，超过击穿氧化层，需钳位
DS 双向导电	沟道导通时 D-S 双向；关断时正向断开、反向被体二极管短路
寄生电容	$C_{GS}/C_{GD}/C_{DS}$ ； $C_{GD}$ 引发米勒效应，开关时有米勒平台
栅极电荷 $Q_g$	开关一次需注入的总电荷，决定开关速度和驱动功率 $P=Q_g V_{GS} f$
NMOS 低边开关	S 接地、D 接负载， $V_{GS}=V_G$ 好驱动；断开地回路；最常用
PMOS 高边开关	S 接电源、D 接负载，G 拉低导通、拉高关断；负载断电保地
PMOS 防反接	D 接电源输入、S 接负载，G 接地；靠体二极管启动，靠沟道续命，反向双重阻断
栅极不悬空	必须加 G-S 下拉/上拉电阻，否则上电随机误导通
温度特性	$R_{DS(on)}$ 正温度系数，利于并联均流，但高温损耗增大

如果说三极管是用一根小杠杆撬动大电流的"绣花针"，那 MOS 管就是一道由电压操控的闸门——栅极轻轻一压电场，沟道便在源漏之间铺开，安培级的大电流畅通无阻，而闸门本身几乎不消耗一丝能量。从手机里的电源管理芯片，到电动汽车的电机控制器，再到电网里的兆瓦级变换器，这道电压操控的闸门，撑起了整个功率电子的世界。

本文是硬件基础系列的第五篇，承接三极管基础。三极管与 MOS 管是一组完美的对照——电流控制对电压控制、PN结对绝缘栅、饱和压降对导通电阻——建议两篇对照阅读，许多概念会豁然开朗。